IBM发布芯片技术，有望延续摩尔定律十年

IBM 近日展示了一款全新的原型芯片，在指甲盖大小的面积上集成了约 1000 亿个晶体管，密度是该公司 2021 年公布的最先进技术的两倍。这项设计有望为未来数年的计算机性能提升和能效优化铺平道路，其背后是一项名为“纳米堆叠”的垂直晶体管架构技术。 过去半个多世纪，芯片制造商遵循摩尔定律的核心原则——在芯片上塞入更多晶体管——来制造越来越强大的计算机。他们通过不断缩小晶体管（执行计算的微小开关）的尺寸来实现这一点。但在过去十五年间，晶体管尺寸已逼近量子力学开始干扰其功能的极限，仅剩几十纳米，无法继续缩小。因此，为了在芯片上集成更多晶体管，整个行业的工程师们正将目光转向一种城市规划师熟悉的思路：向上发展。IBM 于本周四宣布，其已成功制造出采用这一策略的芯片。这种名为“纳米堆叠”的新架构，在硅芯片上垂直堆叠了两层晶体管。IBM 研究院院长 Jay Gambetta 在周二的新闻发布会上表示：“这不仅仅是渐进式的一步，而是一次有意义的飞跃。”技术分析公司 TechInsights 的副主席 Dan Hutcheson 评价道：“这绝对是变革性的，它为路线图增加了十到十五年的寿命。” 与 IBM 此前最先进的架构相比，该公司报告称，采用这种新方法制造的芯片能在相同时间内完成多达 50% 的工作量，同时能效提升高达 70%。这种架构提供了一种通用的晶体管布局方式，IBM 将与半导体制造商合作生产实际芯片。它预计芯片设计师会将这种设计应用于多种不同类型的芯片，包括 GPU（图形处理器）和 CPU（中央处理器）。IBM 全球半导体研发副总裁 Huiming Bu 在宣布新设计的新闻发布会上表示：“我期待与设计师们进行大量对话，探讨他们如何利用这项技术。” 这项技术的核心在于其制造工艺，如同制作蛋糕一般逐层构建。工程师首先在一层硅上制造晶体管，然后在这层器件上放置另一层硅，并直接在其顶部制造另一层晶体管，最后打通两层晶体管之间的电气连接。伊利诺伊大学厄巴纳-香槟分校材料科学与工程教授曹庆（未参与此项工作）解释说，这种结合了两种类型晶体管的垂直堆叠方式被称为互补场效应晶体管（CFET）。IBM 并非唯一探索这一方向的机构，英特尔、三星、台积电以及比利时研究实验室 Imec 都在研究 CFET。IBM 表示，其设计的独特之处在于，第二层晶体管并非直接位于第一层晶体管的正上方，而是错位排列，这简化了布线并带来了其他优势。曹庆指出，IBM 纳米堆叠架构中的 CFET 与另一种常见的双层芯片制造方法（如 AMD 的 3D V-Cache 和华为即将推出的 LogicFolding 技术）形成对比。在后一种方法中，工程师独立制造每层芯片上的晶体管，然后再将两者粘合。而 IBM 的新方法允许更精确的层间对齐，这对于性能至关重要，因为晶体管尺寸极小。纳米堆叠技术建立在一种名为“纳米片”的架构之上，该架构近年来已成为行业主流。